Viterbi译码 资源专区

本专区汇聚了各类基于 Viterbi译码 开发的源码资源,共计 6 篇资源供开发者免费下载学习。

共找到 6 个资源
其他 1 积分

卷积码编码器与Viterbi译码器Verilog HDL实现

卷积码是一种重要的前向纠错信道编码方式,其纠错性能常常优于分组码,且(2,1,7)卷积码已应用于现代卫星通信系统中。Viterbi译码算法能最大限度地发挥卷积码的优异性能。这里采用

卷积码 Viterbi译码 Verilog HDL
0 0 查看详情
其他 1 积分

基于HMM的分词与Viterbi译码程序

分词程序,HMM模型训练,维特比解码,有说明文档。-Segmentation procedure, HMM model training, Viterbi decoding, ha

中文分词 HMM Viterbi译码
0 0 查看详情
其他 1 积分

Viterbi译码算法实现

这是我写的viterbi译码代码,已经通过验证,希望对你有用-This is what I wrote viterbi decoding code has been validat

Viterbi译码 卷积码 动态规划
0 0 查看详情
其他 1 积分

(2,1,9)卷积编解码器Verilog HDL实现

(2,1,9)卷积编解码器,译码部分采用Vitebi译码算法,设计使用Verilog HDL语言,在Modelsim平台下仿真通过-(2,1,9) convolutional co

卷积编解码器 Viterbi译码 Verilog HDL
0 0 查看详情
C/C++/VC++ 1 积分

Viterbi译码算法实现

(2,1,2)卷积码编码器与viterbi译码算法的实现

Viterbi译码 卷积码 信道编码
0 0 查看详情
Matlab 1 积分

卷积编码与Viterbi译码算法源码说明

卷积编码,Viterbi译码:维特比算法并不是只针对卷积码的,可以说,它是一个普适的有限状态机算法(LSM)。只要有一个LSM,能够受不同输入的触发,在各个状态间跳转,并产生输出,

卷积编码 Viterbi译码 有限状态机
0 0 查看详情