本专区汇聚了各类基于 数字逻辑 开发的源码资源，共计 321 篇资源供开发者免费下载学习。
gate level implementation of 8*8 Signed baugh wooley multiplier!
verilog触发器，属于数字电子技术实验入门的资料。
功能指标：1.完成对货物信息的存储、进程控制、钱币处理、余额计算和显示功能2.当总币值等于顾客需要的商品单价时，机器送出需要的商品；若总币值大于顾客需要的商品单价时，机器除提供所需
应用背景创建一个新的Quartus II工程将用于在Altera DE2的电路实现—系列板。这个项目应该包含一个包含适当的输入和输出的顶级模块在Altera板端口。实例化你的处理器
FIFOFile name:FIFO //Describe:32*32bit FIFO //Input:data[31:0],wrreq,rdreq,clock //O
初学cup设计的极佳资料，详细介绍了cup设计的各个流程及各组件的设计-novice cup of excellent design, detail design of the c
详细描述了如何用CPLD来做IDE的PIO时序-Described in detail how to use CPLD to do the PIO timing IDE
基于VHDL开发的自动售货机系统，可实现自动售货过程中的基本功能，具有一定的代表性。-VHDL-based development of a vending machine sys
ROM using file.suite in design a simple CPU
design a module (ROM)in design simple CPU
fpga重要的技术材料 有关于XILINX得板子-FPGA important technical materials have on board a XILINX
地铁售票系统，基于VHDL，可实现站点设置，站点选择，选择购票数量，找零等一系列功能。-Metro ticketing system, based on VHDL, allows