本专区汇聚了各类基于 计数器 开发的源码资源，共计 150 篇资源供开发者免费下载学习。
我重视基本的向上和向下计数器。这不是基本up_down counter.this编码方法不同有关。
用C语言编写时分秒计数器，能够计时到23小时59分59秒-realize an arithmometer by using C programming
verilog计数器，属于数字电子技术实验入门的资料。
应用背景此应用程序是用Xilinx ISE 12.4，使用VHDL语言进行。本程序的目的是提供一个显示的接口方法的七段显示。用户将可以看到从0到9999的一个计数器，它运行在利用F
单片机程序可预置4位可逆计数器ASM.rar-SCM Program Files 4-bit reversible counter can be preset ASM.rar
vhdl寄存/计数器设计-VHDL Storage/counter design
带时钟分频器的计数器的代码是用verilog编写的。代码是用verilog HDL编写的，完全可以合成，可以在FPGA上实现；
带有复位功能的边沿触发计数程序，带有复位功能的边沿触发计数程序，带有复位功能的边沿触发计数程序带有复位功能的边沿触发计数程序，带有复位功能的边沿触发计数程序，带有复位功能的边
用VHDL写的源代码程序，包涵三人表决器，七人表决器，全加器以及模24，模60的计数器，都是单文件的，由于程序小又多，所以集中在一起，供新学习VHDL语言的朋友们参考。-With
pic单片机定时器和计数器的初始化程序，定时器0定时100ms，计数器T1计数外部脉冲个数，查寻方式-Single-chip timers and counters pic ini
This is a simple gadget that can be used as a timer. It increments every second after the
应用背景计数器是一个连续的电路，计数。这意味着它的收益通过一个预先定义的序列的状态的电路的状态是由所有的触发器的状态决定的。最基本的计数器将只增加1的每一个时钟脉冲，所以状态100