FPGA Verilog数字闹钟
应用背景这是一个闹钟实现 ;功能一个数字闹钟在FPGA板。它是用Verilog语言,它是一个数字时钟程序相当成功地在FPGA开发板上运行。相比其他语言Verilog语言是更有用的和
本专区汇聚了各类基于 Verilog 开发的源码资源,共计 526 篇资源供开发者免费下载学习。
应用背景这是一个闹钟实现 ;功能一个数字闹钟在FPGA板。它是用Verilog语言,它是一个数字时钟程序相当成功地在FPGA开发板上运行。相比其他语言Verilog语言是更有用的和
应用背景这是一个内部的以太网路由器数字系统的源代码。代码已经编写的Verilog使用行为模型。有3个奴隶,一个主人,这就是为什么它被称为3配置。关键技术主要的RTL已使用Xilin
RS232协议的Verilog简单实现,包含发送和接收模块。
verilog 入门概述 新手学习资料-Getting Started with an overview of novice learning materials verilog
6级流水,verilog实现浮点数的加法,其中浮点数格式符合IEEE754标准-6 water, verilog realize the floating point adder,
应用背景在工业控制和信息通信中,i2c、usb、mac等通信技术是很频繁的通信手段,代码的好坏决定通信的是否良好,决定产品的性能。关键技术基于fpga、使用verilog语言、FP
该代码为基于AHB总线的SDRAM Verilog代码,对于进一步理解AHB协议有很大帮助,非常适合AMBA的初学者
利用Verilog语言编写的RS-232串口转SPI的8位数据输出的源程序,里面有详细注释,利用ModelSim进行仿真测试,输入输出数据一样,真实可用。
用verilog写的基于cpld的出租车计费器的源码,需要的参考一下-Use verilog to write a taxi based cpld billing device s
用verilog写的基于cpld的交通灯控制器的源代码,供参考-Use verilog to write cpld-based traffic signal controllers
AD8176的控制verilog编写,可实现RGB的自由切换,16通道进,9通道输出。
verilog 比较基础的教程 呵呵 新手学习学习啊 大家有资料工乡-basis of comparison of the tutorial Verilog Ha ha ah no