Verilog 资源专区

其他 1 积分

RS(255,223)码译码器FPGA实现与CSCC标准应用说明

CSCC标准下的RS(255,223)码的译码器设计，采用verilog语言编程实现，在软件QUARTUS II 9.0环境下仿真通过，并在CYCLONE IV系列开发板调试通过。

RS码 FPGA Verilog

0 0 查看详情

其他 1 积分

Verilog优先编码器源码及LED显示

这是一个verilog源码的优先编码器，可以通过led显示结果。-This is a Verilog source priority encoder, can be led thr

Verilog 优先编码器 LED显示

0 0 查看详情

其他 1 积分

四选一多路选择器Verilog实现资源说明

四选一多路选择器,使用Verilog语言实现了多路选择器，可以通过FPGA实现四选一多路选择器，数字逻辑电路的相关内容。欢迎大家下载，使用vivoda打开，烧写在开发板上。

多路选择器 Verilog FPGA

0 0 查看详情

其他 1 积分

Verilog译码器与编码器电路实例资源说明

verilog实际例子 如风一样的吹 译码器 编码器 输出译码电路 数字中-example verilogverilog实际例子 如风一样的吹 译码器 编码器 输出译码电路

Verilog 数字电路 译码器

0 0 查看详情

其他 1 积分

基于Nexys4开发板的FPGA按键去抖方案

   基于fpga开发板的按键去抖verilog代码实现

FPGA 去抖 Verilog

0 0 查看详情

其他 1 积分

ALU加减运算Verilog源码资源说明

》 后简单 que 准许 observar la programación de diversas funcionalidades en una ALU en verilog 的

Verilog ALU 加法

0 0 查看详情

其他 1 积分

带时钟分频器的Verilog计数器代码

带时钟分频器的计数器的代码是用verilog编写的。代码是用verilog HDL编写的，完全可以合成，可以在FPGA上实现；

Verilog FPGA 计数器

0 0 查看详情

其他 1 积分

HDLC协议在FPGA中的Verilog实现资源说明

HDLC接口协议的FPGA实现使用verilog-design of HDLC

HDLC FPGA Verilog

0 0 查看详情

其他 1 积分

Verilog DDS正弦波发生器（0-1MHz）

一个从0-1MHZ的正弦DDS发生器，如果你对Verilog语言以及FPGA有兴趣的话，这个可以作为一个入门的教程。有兴趣的朋友们可以来下载，如果有什么不懂的地方可以随时请教楼主，

Verilog DDS FPGA

0 0 查看详情

其他 1 积分

同步D触发器（高电平置数，高电平清零）

高电平置数，高电平清零的同步D触发器

D触发器 同步 清零

0 0 查看详情

其他 1 积分

Verilog随机数发生器源代码资源说明

verilog编写随机数产生源程序，在硬件电路设计中应用广泛。本程序是在LFSR and a CASR 基础上实现的-random number generator to prep

Verilog 随机数 LFSR

0 0 查看详情

其他 1 积分

IIC总线Verilog实现16位数据读写功能说明

应用背景本此代码实在课题研究中驱动某个外设模块，在驱动中命令的外设状态的读写遵守IIC总线传输协议，但是由于该外设的命令和寄存器状态以字为单位，一般情况的IIC总线是实现的是8位数

IIC总线 Verilog 16位数据

0 0 查看详情