数字电路 资源专区

其他 1 积分

CPLD设计参考文件

这是一个重要的CPLD文件 具有很高的参考价值-This is an important document CPLD has high reference value

CPLD 逻辑设计 硬件描述语言

0 0 查看详情

其他 1 积分

基于Quartus II的任意小数分频器

可以对输入时钟任意分频(整数或小数),带Quartus II 完整项目文件.-Can be arbitrary points on the input clock frequenc

FPGA 时钟分频 Quartus II

0 0 查看详情

其他 1 积分

VHDL 16分频器设计

利用VHDL语言编写的一个16分频器，另外可以在程序中修改为任意2N的分频器-use VHDL prepared a 16 dividers, Also in the revisi

VHDL 分频器 数字电路

0 0 查看详情

其他 1 积分

异步FIFO的Verilog模型

the verilog model of async_fifo.

Verilog 异步FIFO 数字电路

0 0 查看详情

其他 1 积分

施密特反相器与非门

反相器（施密特） 数电和模电 非门与反相器的区别-非门

施密特反相器 非门 数字电路

0 0 查看详情

其他 1 积分

Lattice CPLD资料

lattice 的CPLD 资料 lattice 的CPLD 资料-lattice of the CPLD data

CPLD Lattice 可编程逻辑

0 0 查看详情

其他 1 积分

FREEDEV开发板I2C总线IP核Verilog描述

FREEDEV数字应用开发板上的I2C总线IP核的verilog描述-FREEDEV digital application development board I2C bus I

I2C Verilog IP核

0 0 查看详情

其他 1 积分

FIFO Verilog 实现

动画电影好的颠覆活动符合大喊大吼，道光皇帝繁华的大喊大吼，给对方互动活动芳华虚度和。电饭锅很多新的，都会给读后心得黑灯瞎火大学，得到优惠电信用户读后心得颠覆活动消化道，颠覆活动符合

Verilog FIFO 数字电路

0 0 查看详情

其他 1 积分

FPGA时钟设计资料

fpga clock 设计，资料较好，供大家参考，非商用目的哦-fpga clock design, the information is better, for your ref

FPGA 时钟设计 数字电路

0 0 查看详情

其他 1 积分

基于VHDL的PWM控制器

done pwm control using vhdl ,you can look at it.

VHDL PWM 硬件描述语言

0 0 查看详情

其他 1 积分

基于VHDL和ispDesignEXPERT的频率计

频率计，vhdl语言， ispDesignEXPERT-Frequency meter, vhdl language, ispDesignEXPERT

VHDL 频率计 ispDesignEXPERT

0 0 查看详情

其他 1 积分

VHDL SCAN小程序

用VHDL编写的关于SCAN的一个小程序，希望大家看了后能喜欢，也可以学学哟！-VHDL SCAN prepared on a small procedures in the ho

VHDL SCAN 数字电路

0 0 查看详情