VHDL设计实例参考
很多VHDL例子,没有测试,供大家参考-VHDL many examples, there is no test, for your reference
本专区汇聚了各类基于 数字电路 开发的源码资源,共计 573 篇资源供开发者免费下载学习。
很多VHDL例子,没有测试,供大家参考-VHDL many examples, there is no test, for your reference
该程序实现的是10进制的计数器,具有置位复位的功能。-the program is the band of 10 counters, with the home-reset fun
这是 ;一种缓存设计的Verilog代码,使用先进先出算法。大约2000行代码,该程序包含缓存替换算法的实现。图像规则的选择,以及所有的模拟。这个设计有很多模块。这是缓存的主要模块
FPGA中按键弹跳消除模块的研究与应用,原理和例子都非常好-FPGA to eliminate bounce in key research and application mod
频率计,VERILOG代码,含详细 中文注释.-Cymometer, VERILOG code, containing a detailed Chinese Notes.
设计与实现的 ALU RISC 处理器。
学EDA 的时候做的,全是自己设计的,后面还有很多好东西,愿大家分享,希望能给大家带来一定的帮助!-EDA school time to do all of their own d
JTAG的Verilog源代码
VHDL 的4*4键盘代码-VHDL 4* 4 keyboard code
To increase simulation speed, ModelSim® can apply a variety of optimizations to your desig
分别完成了异步发送电路,接收电路的设计,并把发送和接收电路组合在一起,构成通信控制器。-Send completed asynchronous circuit, receiving
VHDL tutorial for beginning learner