Verilog 资源专区

其他 1 积分

基于CY7C68013与FPGA的USB高速数据传输系统实现方案

介绍了此控制器与FPGA接口的控制和HDL (硬件描述语言)实现方法。利用CY7C68013控制器的 Slave F IFO从机方式,用Verilog HDL在FPGA中产生相

CY7C68013 FPGA Verilog

0 0 查看详情

其他 1 积分

Verilog电子书分享

verliog 是很有用的一个电子书，和大家分享一下，相互的学习-verliog is a very useful e-books, and we share each other

Verilog 电子书 硬件描述语言

0 0 查看详情

其他 1 积分

Verilog空间矢量PWM仿真

这里我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量

Verilog SVPWM Xilinx

0 0 查看详情

其他 1 积分

基于Verilog HDL的锁相环PLL频率综合器设计源码

锁相环是通信领域最基本的元件，同时在FPGA上也有广泛的应用，本代码是锁相环PLL的Verilog HDL代码，简单易读，能够实现PLL基本的锁相、分频等功能

锁相环 Verilog FPGA

0 0 查看详情

其他 1 积分

基于Verilog的高可靠性同步FIFO设计源码

本代码是同步FIFO的VERILOG HDL代码，代码除了实现基本的同步FIFO相同时钟域数据传输以外，代码简单易读，可以作为笔试或者面试手写代码的备考代码，作者参加大恒FPGA开

同步FIFO Verilog FPGA设计

0 0 查看详情

其他 1 积分

基于Verilog的高可靠异步FIFO设计源码

本代码是异步FIFO的VERILOG HDL代码，代码除了实现基本的异步FIFO跨时钟域数据传输以外，代码简单易读，可以作为笔试或者面试手写代码的备考代码，本人华为FPGA逻辑开发

异步FIFO Verilog 跨时钟域

0 0 查看详情

其他 1 积分

通用ADC模数转换器Verilog驱动控制源码

本代码是模数转换器ADC的驱动的verilog HDL代码，对需要做ADC课题的朋友写ADC的驱动程序很有帮助，代码简单易读并且适用于绝大多数ADC，希望我写的代码能够给予您帮助

ADC驱动 Verilog FPGA

0 0 查看详情

其他 1 积分

基于Verilog的VGA驱动与256色图像显示控制系统

本程序是VGA256色方块显示的verilog HDL代码，包括XILINX系列virtex5 FPGA芯片的约束程序，用相应的板子连上VGA接口到显示屏上可以实现显示，显示分辨率

Verilog VGA显示 FPGA

0 0 查看详情

其他 1 积分

基于FPGA的八位共阴极数码管按键控制系统源码

按键控制数码管  八位数码管  控制0到9  共阴极数码管

FPGA 数码管控制 Verilog

0 0 查看详情

其他 1 积分

基于Verilog HDL的24小时高稳定性数字计时器设计源码

本程序为24小时计时器，稳定无误差。简单好用，是Verilog HDL语言初学者的指引。-This procedure for 24-hour timer, stable erro

Verilog 计时器 数字电路

0 0 查看详情

其他 1 积分

UART UVM验证环境代码

应用背景 ；UVM代码为 ； ；UART（通用异步接收器和发送器）。这是一个部分 ；ASIC集成芯片设计的验证。这将帮助设计师了解 ；验证环境 ； ；的 ；一般UVM方法。随着系统

UVM UART ASIC

0 0 查看详情

其他 1 积分

SDRAM猝发读写Verilog程序

应用背景使用Verilog编写的sdram猝发读写程序，经测试可使用，猝发读写长度为8,16位的sdram接口。可应用与图像接收和处理平台。关键技术采用猝发的方式读写sdram，使

Verilog SDRAM 猝发读写

0 0 查看详情